thumb|Una ilustración muy simplificada de la microarquitectura Zen: Un núcleo tiene un total de 512KiB de caché L2. Zen es el nombre en clave de una microarquitectura de procesadores de AMD, fue usada primero en la serie de procesadores Ryzen en febrero de 2017. La primera demostración de un sistema basado en Zen fue exhibida en la E3 de 2016, y se detalló por primera vez de forma sustancial en un evento organizado a una cuadra del foro de desarrolladores Intel (IDF) 2016. Los primeros procesadores basados en Zen con nombre en clave "Summit Ridge" llegaron al mercado a principios de marzo de 2017, los procesadores de servidor basados en Zen, Epyc, se lanzaron en junio de 2017 y las APUs basadas en Zen en noviembre de 2017.
Zen es un diseño desde cero que difiere de la microarquitectura de larga trayectoria Bulldozer. Los procesadores basados en Zen utilizan un proceso FinFET de 14 nm, según los informes, son más eficientes energéticamente, y pueden ejecutar significativamente más instrucciones por ciclo. Se introduce el SMT (multihilo simultáneo), permitiendo que cada núcleo ejecute dos hilos. El sistema de caché también ha sido rediseñado, cambiando la política de escritura de la memoria caché L1 a una del tipo write-back. Los procesadores Zen utilizan tres zócalos diferentes: chips Ryzen para equipos de escritorio y portátiles usan el zócalo AM4, entregando soporte a DDR4; los chips Threadripper basados en Zen para equipos de escritorio de alto rendimiento (HEDT) soportan RAM DDR4 de cuádruple canal (quad-channel) y ofrecen 64 líneas 64 PCIe 3.0 (a diferencia de las 24 líneas en Ryzen), usando el zócalo TR4; y los procesadores de servidor Epyc ofrecen 128 líneas PCI 3.0 y DDR4 de óctuple canal (octa-channel) usando el zócalo SP3. pero no todos los procesadores que usan AM4 están basados en la microarquitectura Zen (la séptima generación de APUs y procesadores Anthlon X4 están basados en la microarquitectura Excavator).
Zen se basa en un diseño SoC. Los controladores de memoria, PCIe, SATA y USB están integrados en el mismo chip que los núcleos del procesador. Esto tiene ventajas en el ancho de banda y el consumo de energía, a expensas de la complejidad y área del chip. Este diseño SoC permite que la microarquitectura Zen escale desde computadoras portátiles y mini-PC de factor de forma pequeño hasta computadoras de escritorio de gama alta y servidores.
Para 2020, AMD ya ha despachado 260 millones de núcleos Zen.AMD Shipped 260 Million Zen Cores by 2020 . AnandTech.
Diseño Según AMD, el enfoque principal de Zen es aumentar el rendimiento por núcleo. Características nuevas o mejoradas se incluyen:Software Optimization Guide for AMD Family 17h Processors / AMD, June 2017
El caché L1 ha cambiado su política de escritura de write-through a una write-back, permitiendo menor latencia y mayor ancho de banda. La arquitectura SMT (multihilo simultáneo) permite dos hilos por núcleo, una diferencia del diseño CMT (multihilo agrupado) utilizado en la arquitectura Bulldozer anterior. Esta es una característica ofrecida anteriormente en algunos procesadores IBM, Intel y Oracle. Un componente fundamental para todos los procesadores basados en Zen es el Core Complex (CCX) que consta de cuatro núcleos y sus cachés asociados. Los procesadores con más de cuatro núcleos consisten en múltiples CCX conectados por Infinity Fabric. Los procesadores con número de núcleos que no sea un múltiplo de cuatro, tienen algunos núcleos deshabilitados. Cuatro ALUs, dos unidades AGU/LSU y dos unidades de coma flotante por núcleo. Recientemente introducido el "gran" micro-operation cache. Cada núcleo SMT puede enviar hasta seis microoperaciones por ciclo (una combinación de 6 micro-operaciones enteras y 4 micro-operaciones de punto flotante por ciclo). Ancho de banda L1 y L2 casi 2 veces más rápido, con un ancho de banda total de caché L3 de hasta 5 veces. Clock gating (reducción de la energía disipada desactivando señal de reloj cuando no está en uso). Predictor de saltos mejorado usando un sistema perceptrón hash con una matriz indirecta de objetivos, similar a la microarquitectura Bobcat, algo que ha sido comparado con una red neuronal por el ingeniero de AMD Mike Clark. Motor de pila dedicado para modificar el puntero de pilas, similar al de los procesadores Intel Haswell y Broadwell.. Compatibilidad binaria con la microarquitectura Skylake de Intel: Soporte para RDSEED, un conjunto de instrucciones de hardware de alto rendimiento generadoras de números aleatorios introducidas en Broadwell. Soporte para las instrucciones SMAP, SMEP, XSAVEC/XSAVES/XRSTORS, y CLFLUSHOPT. Soporte para ADX y SHA. Instrucción CLZERO para borrar línea de caché. Coalescencia de las entradas de las tablas de paginación (PTE)) , que combina tablas de paginación de 4 kiB en una página de tamaño 32 kiB. "Pure Power" (sensores de monitoreo de potencia más precisos). Neural Net Prediction y Smart Prefetch. Precision Boost. eXtended Frequency Range (XFR), una función de overclocking automático que aumenta la velocidad del reloj más allá de la frecuencia turbo especificada.
thumb|Fotografía de un chip Ryzen 3 1200 La arquitectura Zen se basa en un proceso de 14 nanómetros FinFET subcontratado a GlobalFoundries, que a su vez posee una licencia de su proceso de 14nm de Samsung Electronics. Esto proporciona una mayor eficiencia que los procesos de 32 nm y 28 nm que los anteriores procesadores AMD FX y APUs de AMD, respectivamente. La familia de procesadores Zen "Summit Ridge" usan el zócalo AM4 y cuentan con soporte para memoria DDR4 y una potencia de diseño térmico (TDP) de 95 W. Si bien las hojas de ruta más recientes no confirmaban el TDP para productos de escritorio, sugerían una gama de productos móviles de baja potencia de hasta dos núcleos Zen de 5 a 15 W y para productos móviles orientados al rendimiento con hasta cuatro núcleos Zen de 15 a 35 W de potencia.
Cada núcleo Zen puede decodificar cuatro instrucciones por ciclo de reloj e incluye un caché micro-op que alimenta a dos programadores, un programador para cada uno de los segmentos enteros y de coma flotante. Cada núcleo tiene dos unidades de generación de direcciones, cuatro unidades enteras y cuatro unidades de coma flotante. Dos de las unidades de coma flotante son sumadores, y dos son sumadores múltiples. Sin embargo, usando operaciones de multiplicación con suma puede evitar la operación de adición simultánea en una de las unidades sumadoras.AMD, "Software Optimization Guider for AMD Family 17h Processors" También hay mejoras en el predictor de ramas. El tamaño del caché L1 es de 64 KiB para instrucciones por núcleo y 32 KiB para datos por núcleo. El tamaño del caché L2 es de 512 KiB por núcleo y el caché L3 es de 1 a 2 MB por núcleo. Los caché L3 ofrecen 5 veces el ancho de banda de los diseños anteriores de AMD.
Historia y desarrollo AMD comenzó a planificar la microarquitectura Zen poco después de volver a contratar a Jim Keller en agosto de 2012. AMD reveló formalmente Zen en el año 2015.
El equipo a cargo del Zen fue dirigido por Keller (quien se fue de AMD en septiembre de 2015 después de un período de 3 años) y la líder del equipo Zen, Suzanne Plummer. El jefe de microarquitectura de Zen fue uno de los socios principales de AMD, Michael Clark.
Zen se planeó originalmente para 2017 siguiendo sul núcleo hermano K12 basado en ARM64, pero en el Financial Analyst Day de 2015 de AMD se reveló que la microarquitectura K12 fue retrasada en favor de comenzar el diseño de Zen, para permitirle ingresar al mercado dentro del plazo del año 2016, con el lanzamiento de los primeros procesadores basados en Zen que se esperaban para octubre de 2016.
En noviembre de 2015, una fuente dentro de AMD informó que los microprocesadores Zen habían sido probados y "cumplieron con todas las expectativas" sin "cuellos de botella significativos encontrados".
En diciembre de 2015, se rumoreaba que Samsung podría haber sido contratado como fabricante de los procesadores FinFET de 14 nm de AMD, incluyendo tanto Zen como la próxima microarquitectura de procesadores gráficos de AMD, llamada Polaris. Esto fue aclarado por el anuncio de julio de 2016 de AMD de que los productos se habían producido con éxito en el proceso FinFET de 14 nm de Samsung. AMD declaró que Samsung se usaría "si fuera necesario", argumentando que esto reduciría el riesgo de AMD al disminuir la dependencia a cualquier empresa fabricante de semiconductores.
En diciembre de 2019, AMD comenzó a lanzar productos Ryzen de primera generación creados con la arquitectura Zen + de segunda generación.
Ventajas sobre sus predecesores
Proceso de fabricación Los procesadores basados en Zen utilizan silicio FinFET de 14 nm. Según los informes, estos procesadores se producen en GlobalFoundries. Antes de Zen, el tamaño de proceso más pequeño de AMD era 28 nm, tal como el utilizado en sus microarquitecturas Steamroller y Excavator. Los principales competidores, las microarquitecturas Skylake y Kaby Lake de Intel, también se fabrican con FinFET de 14 nm; aunque Intel planeó comenzar el lanzamiento de productos en 10 nm después en el año 2017. En comparación con el FinFET de 14 nm de Intel, AMD afirmó en febrero de 2017 que los núcleos Zen serían un 10% más pequeños. Intel anunció más tarde en julio de 2018 que no se deben esperar procesadores convencionales de 10 nm antes de la segunda mitad de 2019.https://arstechnica.com/gadgets/2018/07/intel-says-not-to-expect-mainstream-10nm-chips-until-2h19/
Para diseños idénticos, estas reducciones en el tamaño del nodo de los chips utilizarían menos corriente (y energía) a la misma frecuencia (o voltaje). Como los procesadores suelen tener una potencia limitada (normalmente hasta ~ 125 W o ~ 45 W para dispositivos móviles), transistores más pequeños permiten una potencia más baja a la misma frecuencia o una frecuencia más alta a la misma potencia.
Rendimiento Uno de los principales objetivos de Zen en el año 2016 era centrarse en el rendimiento por núcleo, y apuntaban a una mejora del 40% en las instrucciones por ciclo (IPC) sobre su predecesor. La microarquitectura Excavator, en comparación, ofreció una mejora del 4–15% sobre arquitecturas anteriores. AMD anunció que la microarquitectura Zen final logró una mejora del 52% en IPC por sobre Excavator. La inclusión del SMT también permitió que cada núcleo procese hasta dos subprocesos, lo que aumenta el rendimiento del procesamiento mediante un mejor uso de los recursos disponibles.
Los procesadores Zen también emplean sensores en todo el chip para escalar dinámicamente la frecuencia y el voltaje. Esto permite que el procesador mismo defina la frecuencia máxima de forma dinámica y automática según el sistema de enfriamiento que dispone.
AMD ha demostrado que un procesador Zen de 8 núcleos / 16 hilos supera a un procesador Intel Broadwell-E con el mismo reloj en renderizado Blender y en benchmarks en HandBrake.
Zen soporta AVX2 pero requiere dos ciclos de reloj para completar cada instrucción AVX2 en comparación con Intel, que sólo necesitan 1 ciclo sus procesadores, esta diferencia fue corregida en la microarquitectura Zen 2.
Memoria Zen soporta memoria DDR4 (hasta ocho canales) y ECC.
Los informes previos al lanzamiento indicaron que las APU que usan la arquitectura Zen también soportarían memoria de alto ancho de banda (HBM). Sin embargo, la primera APU demostrada no usó HBM. Las APU anteriores de AMD dependían de la memoria compartida tanto para la GPU como para la CPU.
Consumo de energía y generación de calor Los procesadores diseñados en nodos de silicio FinFET de 14 nm deberían mostrar un consumo de energía menor y, por lo tanto, una menor generación de calor que sus predecesores FinFET de 28 nm y 32 nm (para diseños equivalentes), o sea son más computacionalmente potentes con una generación de calor / consumo de energía equivalente.